--:--:-- UTC
FM / SDR7020 / ZENDER / GRATIS

Digital FM broadcast
transmitter

De SDR7020 is een Pluto-kloon met een Zynq 7020 en een AD9363, van 70 MHz tot 6 GHz. Met het FPGA-ontwerp van Willem, PE1PCF, wordt hij een complete FM-zender: MPX analoog erin, FM eruit, zonder pc in de signaalweg. digiWUFFUM, de Windows-software van PE1PzN, is het programma erbij: de zender bedienen en meten wat er werkelijk de lucht in gaat.

De SDR7020 in gebruik, met koelribben en een bus op de header JP5
De SDR7020 · TX1, RX1, RX2, TX2 bovenaan
digiWUFFUM, het rack met lampjes, knoppen, display en zenderschakelaar
digiWUFFUM · het rack: frequentie, vermogen, voorkeuzes, lampjes en de zenderschakelaar

Het geluid gaat niet door de pc. Je stereo-encoder levert een gewoon analoog MPX-signaal, een klein I2S-kaartje vlak bij de SDR7020 zet dat om, en de FPGA maakt er de FM-modulatie van. De pc stelt alleen in en meet. Valt de pc weg, dan zet de SDR7020 na vijf seconden zelf de zender uit.

DE MODULATIEMONITOR
Modulatiemonitor met zwaai, pilot, RDS, MPX-vermogen en MPX-spectrum
Modulatiemonitor · elke meter heeft een doelstreep, het getal kleurt mee met de afwijking

Je eigen zender meet je met de SDR7020 zelf, via de tweede ontvangstingang, of met een RSPdx. De piekzwaai volgt ITU-R SM.1268, het MPX-vermogen BS.412 over zestig seconden. Daarnaast de pilot en zijn exacte frequentie, de RDS-injectie, en de fout van de 38 kHz-hulpdraaggolf ten opzichte van tweemaal de pilot: die bepaalt bijna helemaal hoe goed je kanaalscheiding is.

AFREGELEN
Afregeling met de testtoon en de afregelhulp
Afregeling · spiegelbeeld en draaggolflek live in dBc, automatisch of met de hand

Een IQ-zender maakt altijd een beetje spiegelbeeld en een beetje draaggolflek, en hoeveel verschilt per frequentie. Met de testtoon aan meet digiWUFFUM beide en zoekt de beste instelling zelf. De uitkomst wordt per frequentie bewaard; met Band afregelen loop je een hele band in stappen van 5 MHz af. Op 23 cm haalt dat een spiegelonderdrukking van rond de 80 dB.

WAT ER IN DE FPGA ZIT

Het ontwerp is van Willem, PE1PCF (op GitHub). Op het SD-kaartje hieronder zitten daarnaast mijn aanpassingen:

Monitorbalk met de clipper en de keuze voor het kanaalfilter
Monitorbalk · clipper aan op 75 kHz, met ernaast hoeveel dB hij eraf haalt, en de keuze van het kanaalfilter
AANSLUITEN
Tekening van de GPIO-poort JP5 van de SDR7020 met de I2S-aansluitingen
GPIO-poort JP5 · DAC (geluid eruit) op 7, 11, 13; ADC (geluid erin) op 14, 16, 18
Het I2S-ADC-kaartje, 24 bit 192 kHz
ADC-kaartje · schakelaars op Master en 24 bit, samplerate-jumper open = 192 kHz; uitgang BICK, DATA, LRCK, DGND, VCC 5 V

Het ADC-kaartje: I2S ADC Audio Capture Card Module, 24 bit, 192 kHz, Master/Slave · bijvoorbeeld bij Amazon

ADC-KAARTJE NAAR JP5

DATApin 14
LRCKpin 16
BCKpin 18
GNDpin 20 (en 2)
5 Vpin 1

LET OP

Spanning14, 16, 18 zijn 1,8 V
Deler per lijn1 kΩ serie, 1,2 kΩ naar massa
ADC-kaartjeMaster, 24 bit, 192 kHz
MPXop de linker ingang
Niet gebruikenpin 15, 17, 19
Spanningsdeler op pin 14, 16 en 18. Die pinnen zitten op een bank van de FPGA die op 1,8 V werkt. Het ADC-kaartje stuurt 3,3 V uit; zonder deler krijgt de FPGA te veel spanning op zijn ingangen. Zet daarom in elk van de drie lijnen een deler, zo dicht mogelijk bij de JP5:
ADC-kaartje ---[ 1 kΩ ]---+---> JP5 pin 14 / 16 / 18
                          |
                     [ 1,2 kΩ ]
                          |
                        massa
3,3 V × 1,2 / 2,2 = 1,8 V.
Zonder ADC-kaartje staat de hele FPGA-keten stil, ook de testtoon: er gaat dan alleen een draaggolflekje de lucht in. Sluit het kaartje dus altijd aan, ook om af te regelen.
Alleen voor zendamateurs en radio-onderzoek, niet voor commercieel gebruik. Alles op deze pagina (programma, bestanden en beschrijving) wordt gratis gegeven zoals het is, zonder enige garantie. Gebruik is op eigen risico: PE1PzN is niet aansprakelijk voor schade aan apparatuur, storing bij anderen of andere gevolgen van het gebruik. Zenden mag alleen binnen de voorwaarden van je eigen machtiging en op frequenties waar jij dat mag; daar ben je zelf verantwoordelijk voor.
DOWNLOADS
⬇ digiWUFFUM 2.5
Het programma voor Windows: uitpakken en starten, niets installeren.
Hoort bij het SD-kaartje 2.5 hieronder.
Bestand: … · …
STATUS: …
SHA-256: …
⬇ DOWNLOAD ZIP
⬇ SD-kaartje 2.5 voor de SDR7020
Alle bestanden voor een FAT32-kaartje: Willems Linux en FPGA-ontwerp, met mijn clipper en kanaalfilter erin gebouwd.
Uitpakken naar een leeg kaartje, in de SDR7020, aanzetten.
Bestand: … · …
STATUS: …
SHA-256: …
⬇ DOWNLOAD ZIP
WINDOWS WAARSCHUWT, EN DAT KLOPT

Het programma is niet ondertekend met een certificaat; dat kost een paar honderd euro per jaar. Windows kent de maker dus niet en waarschuwt bij de eerste start met Windows heeft uw pc beschermd. Klik op Meer informatie en daarna op Toch uitvoeren.

Wil je zeker weten dat je precies mijn bestand hebt: bij elke download staat het SHA-256-controlegetal. In PowerShell reken je dat na met Get-FileHash bestandsnaam.zip.

AAN DE SLAG

WAT JE NODIG HEBT

ZenderSDR7020 (Zynq 7020 + AD9363)
Audiostereo-encoder met MPX-uitgang
I2SADC-kaartje 24 bit / 192 kHz
PcWindows 10 of 11, netwerk naar de SDR7020
Meten (keuze)tweede ingang van de SDR7020, of een RSPdx

EERSTE KEER

1SD-kaartje maken en in de SDR7020
2ADC-kaartje en MPX aansluiten
3digiWUFFUM uitpakken en starten
4IP invullen, Verbinden
5zender aan op -10 dB, monitor kijken
Je bent zelf verantwoordelijk voor wat je uitzendt. Zend alleen op frequenties en met vermogens waarvoor je een machtiging hebt, en begin bij het testen in een dummyload. Het programma start de zender altijd op -10 dB, wat er de vorige keer ook stond.

Dank

Wie maakte wat. Het FPGA-ontwerp met de FM-modulator is van Willem, PE1PCF. De Windows-software digiWUFFUM, de clipper en het kanaalfilter in de FPGA (kaartje 2.3 en later) en de handleiding zijn van PE1PzN.

Dank aan Willem, PE1PCF, voor de mega veel tijd die hij gestoken heeft in het FPGA-ontwerp waar dit allemaal op draait.